BEST AVAILABLE COPY

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

(11) 3-14272 (A) (43) 22.1.1991 (19) JP


(21) Appl. No. 54-150884 (22) 13.6.1989

(71) MITSUBISHI ELECTRIC CORP (72) TAKESHI NAKAYAMA(3)

(51) Int. Cl². H01L29 788,H01L27 115,H01L29 792

PURPOSE: To enable erasure to be made in each sector as a unit and reduce the number of write-disable times of a non-selected memory cell on programming by dividing a memory cell array into a plurality of sectors for each specified line and by providing a transistor for selecting sectors for each sector.

CONSTITUTION: The title device has a memory cell array which is divided into a plurality of sectors for each specified line, word wires 7, 3, 32, and 33 which are provided for each line and are connected to a control gate of a memory cell transistor of the corresponding line, main bit wires 23 and 24 which are provided at each row, sub-bit wires 21, 22, 36, and 37 which are provided for each row of each sector and whose drain of memory cell transistors of the corresponding sector and row are connected, transistors 19, 20, 34; and 35 for selecting sectors whose drains are connected to the main bit wire of the corresponding row and whose sources are connected to the corresponding sub-bit wire, and sector selection wires 25 and 38 which are provided for each sector and are connected to the gate of transistor for selecting sector of the corresponding sector.



®日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

⑫ 公 開 特 許 公 報 (A)

平3-14272

®Int. Cl. ⁵

識別記号

庁内整理番号

③公開 平成3年(1991)1月22日

H 01 L 29/788

7514-5F 8624-5F H 01 L 29/78 27/10

3 7 1 4 3 4 ×

審査請求 未請求 請求項の数 2 (全12頁)

❷発明の名称

不揮発性半導体記憶装置

②特 頭 平1-150884

②出 颂 平1(1989)6月13日

回発 明 者 中 山 武

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑩発明者 寺田 康

兵庫県伊丹市端原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

⑫発 明 者 小 林 和 男

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑩ 発明者 林趙 正紀

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

19代 理 人 弁理士 大岩 增雄 外2名

最終頁に続く

叨 糊 也

1. 処明の名称

不怀死性半導体記憶装置

- 2. 特許請求の範囲
- (1) 不確免無様で折報を記憶し、かつ電気 的に習換え可能な不確免性生導体記憶装置であっ て、

行方向および列方向に沿ってマトリクス状に配置された複数のメモリセルトランジスクを行し、 かつ所定行ごとに複数のセクタに分割されたメモ リセルアレイを備え、

耐記メモリセルトランジスクは、ドレインと、 ソースと、コントロールゲートと、フローティン グゲートとを行しており、

さらに、何記メモリセルアレイの各行ごとに設けられ、対応する行の何記メモリセルトランジスタの何記コントロールゲートに接続された複数のフード線、

一般記メモリセルアレイの各例ごとに設けられた 複数の主ビット線、 前記メモリセルアレイの向記各セクタの各列ごとに設けられ、対応するセクタおよび列の前記メモリセルトランジスクのドレインが接続された複数の刷ビット線、

前記副ピット線ごとに所定例ずつ設けられ、そのドレインが対応する列の前記主ピット線に接続され、そのソースが対応する前記副ピット線に接続された複数のセクタ選択用トランジスク、および

同記メモリセルアレイの同記谷セクタごとに設けられ、対応するセククの同記セクタ選択用トランジスクのゲートに接続された複数のセクタ選択 線を行える、不揮発性半導体記憶装置。

(2) 不懈免懸疑で情報を記憶し、かつ地気 的に習慣え可能な不極動性半導体記憶装置であっ て、

行方向および列方向に沿ってマトリクス状に配置された複数のメモリセルトランジスタを行し、 かつ所定行ごとに複数のセクタに分割されたメモ リセルアレイを備え、

2

_

前記メモリセルトランジスクは、ドレインと、 ソースと、コントロールゲートと、フローティン グゲートとを育しており、

さらに、前記メモリセルアレイの各行ごとに設けられ、対応する行の前記メモリセルトランジスタの前記コントロールゲートに接続された複数のワード線、

前記メモリセルアレイの各列ごとに設けられた 版数の出ビット線、

前記メモリセルアレイの前記名セクタの各列ごとに設けられ、対応するセクタおよび列の前記メモリセルトランジスタのドレインおよび隣接する 列の前記メモリセルトランジスタのソースが接続された複数の削ピット線、

前記割ピット線ごとに所定個ずつ設けられ、そのドレインが対応する列で再記主ピット線に接続され、そのソースが対応 今前記副ピット線に接続された投数のセクク選「町トランジスク、および

前記メモリセルアレイの前記各セクタごとに設

- 3 -

しているため、コントロールゲートがソース方向 に延びて選択トランジスタの役目を果たしている。 また、2つのトランジスタを1つにしたため、プログラム時にむ込阻止電圧を印刷する必要がある。

羽6四において、メモリセル1。 2。 3および 4は、行方向および列方向に沿ってマトリクス状 に配置され、メモリセルアレイを構成している。 このメモリセルアレイの各列には、ビット設が設 けられ、各行にはワード線が設けられる。第6四 には、メモリセル1、3の列に対してピット線5 が設けられ、メモリセルで、4の列に対してビッ ト級6が設けられる。そして、ピット級5にはメ モリセル1,3の各ドレインが依続され、ピット 以6にはメモリセル2、4の各ドレインが拡続さ れる。また、メモリセル1、2の行に対してはフ ードロフが設けられ、メモリセル3、4の列に対 してはフード線8が設けられる。そして、フード 株ではメモリセル1、2の各コントロールゲート に接続され、フード投8はメモリセル3、4の省 コントロールゲートに接続される。メモリセル1

けられ対応するセクタの前記セクタ選択用トランジスタのゲートに接続された複数のセクタ選択線 を窺える、不揮発性半導体記憶装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、不極発性半導体記憶装置に関し、 さらに特定的には、メモリセルとしていわゆるフ ローティングゲート型のトランジスクを用いた意 気的に沓換え可能な不揮発性半導体記憶装置に関 する。

[従来の技術]

第6回は、1988 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS; 第81頁~第82頁に示された従来の不揮発性半導体記憶装置のメモリセルアレイの中の4つのメモリセルの回路図とその否込電圧印加条件を示す図である。また、第7回は、第6回に用いられているメモリセルの断面図である。このメモリセルは、選択トランジスタとメモリトランジスタを1つに

- 4 -

~4の各ソースは、ソース線9に接続される。なお、第6回に示す者込む圧印加条件は、消去(11 哲込み)をメモリセル1~4に対して行ない、プログラム(10 哲込み)をメモリセル2に対して行なった場合について示してある。

第6回に示すメモリセル1~4は、第7回に示すように、それぞれ、コントロールゲート10と、フローティングゲート11と、ドレイン12と、ソース13と、半導体基板14と、トンネル酸化降15と、ドレイン型板16と、コントロールゲート型板17と、ソース型板18とを耐えている。同途したように、ドレイン型板16はピット線5または6に接続され、コントロールゲート型板17はワード線7または8に接続され、ソース型板18はソース線9に接続される。

次に、前6回に示す従来の不採発性半導体記憶 装置の動作を説明する。不確免性半導体記憶装置 においては、一般に、消去、プログラム、原用し の3つの基本動作がある。

まず、消去動作について説明する。この第6回

- 5 -

の従来回路では、消去動作をチップ単位で行なう。 すなわち、1チップの不揮発性半導体記憶装置に 含まれる金メモリセルに対して一括して消去動作 を行なうのである。そこで、チップ内の全ワード 線7.8に高位圧Vppを印加し、全ピット線5. 6にOVを印加し、ソース様 9をフローティング 状態に保つ。この状態で、メモリセル1、2、3 および4のそれぞれのドレイン12とコントロー ルゲート10との間に高竜圧Vppが印加される ため、ドレイン12とフローティングゲート11 との間のトンネル酸化膜15に高電界が生じる。 この高電界によりドレイン12からフローティン グゲート11にトンネル酸化酸を通して電子がト ンネルし、フローティングゲート11に客概され る。この結果、コントロールゲート10から見た 全メモリセル1.2.3および4のしきい値程圧 ~は消去動作前に比べて高くなる(『1』が普込ま れる)。

次に、プログラム動作について説明する。この 第6回の従来回路では、プログラム動作をページ

- 7 -

れぞれ(Vixx-OV)、(Vpp-Vixx)の電圧が印加されるが、メモリセル2における高電圧Vppに比べると十分小さいため、しきい値電圧の変動は無視できるほど小さい。メモリセル3ではコントロールゲート10およびドレイン12ともに暫込阻止電圧Vixxが印加されるため、電位差がなく、しきい値電圧の変動はない。つまり、メモリセル1、3および4は状態が変化しない。

次に、疑出動作について説明する。結出しは、 メモリセルのドレインからソースに掲載が試れる かどうかをピット様に接続されたセンスアンプ (図示せず)で検出することにより行なう。電流 が満れる場合が「0」、流れない場合が「1」で ある。ここでは、メモリセル2に費込まれている 情報を原出す場合について説明する。選択ワード 段7に超越超圧程度のを圧が印加され、非選択ワード 段7に超越超圧程度のを圧が印加され、非選択ワード と変している。 とっては、アモリセル2に費込まれている が観を原出す場合について説明する。 が現る原出す場合について説明する。 が現るにしているのではか印加され、非選択ワート というに対しないのによっている。 が印加され、ソース繰りに0~が印加される。 が印加され、ソース繰りに0~が印加される。

単位(ワードは単位)で行なう。ここでは、ワー ド線7が選択され、それにつながるメモリセル2 に"0"が書込まれ、他のメモリセル1. 3およ び4は状態が変化しない場合について説明する。 選択ワード線でにOVが印加され、非選択ワード 線8に春込阻止電圧 V ₁ μ μ が印加され、ピット 終5に書込紅止電圧 V | x x が印加され、ピット 線6に高電圧Vppが印加され、ソース線9がフ ローティングゲート状態に保たれる。この状態で、 メモリセル2のコントロールゲート10とドレイ ン12との間に高電圧Vppが印加されるため、 フローディングゲート11とドレイン12との間 に高電界が生じる。この高電界によりフローティ ングゲート11からドレイン12にトンネル酸化 膜15を通して粒子がトンネルし、フローティン グゲート11は電子の空乏状態になる。この結果、 コントロールゲートから見たメモリセル2のしき い値部圧はプログラム前に比べて低くなる (*0* - が吾込まれる)。また、メモリセル1,4のコン トロールゲート10とドレイン12との間にはそ

- 8 -

モリセル2に *0* が審込まれている場合(メモリセルのしきい値電圧が低い場合)は、フローティングゲート11の下にチャネルが形成されており、選択ワード線7の電圧によりコントロールゲート10の下にもチャネルが形成されるため、ピット線6に続出電圧が印加されれば、ドレイン12よりソース13に電流が流れる。メモリセル2に *1* が暫込まれている場合(メモリセルのしさい値電圧が高い場合)は、フローティングゲート11の下にチャネルが形成されておらず、選択フード線7の電圧によりコントロールゲートの下にチャネルが形成されても、電流は流れない。

以上のように、従来の不様発性半事体記憶装置では、消去をチャプー括に行ない、その後プログラムをページ単位で行なっている。たとえば、512本のフード線を持つメモリセルアレイを考えた場合、消去を512ワード線一括に行なった後、プログラムを1ページ(フード線)単位で行なうため、非選択メモリセルは最大512回の普込阻止ができなければならない。つまり、第6図にお

- 9 -

けるメモリセル4の条件(Vpp-Viыы)が 511回、メモリセル1の条件(Viыы - O V) が1回である。

【発明が解決しようとする課題】

上記のごとく、従来の不確発性半導体記憶装置は、消去がチップ単位でしか行なえず、また、非選択メモリセルの普込阻止回数もワード線の本数分必要であることから非常に多い。 そのため でから ひ組止 地区の変動に対するマージンが極めて小メ さいという問題点があった。すなわち、非選択メモリセルの特込阻止回数のうちの1回でも替収が出しまうので、普込阻止地区の地区値を極めて正確に規定する必要があった。

この発明は、上記のような問題点を解消するためになされたもので、消去がセクタ単位(フード 検数本分単位)で行なえるとともに、プログラム 時の非選択メモリセルの普込阻止回数を減少する ことができる不振発性半導体記憶装置を提供する ことを目的とする。

- 11 -

各セクタごとに設けられ対応するセクタのセクタ 選択用トランジスタのゲートに接続された複数の セクタ選択線を何えている。

この発明の他の局面においては、上記削ピット 様は、対応するセクタおよび列のメモリセルトランジスタのドレインに接続されるとともに、隣接 する列のメモリセルトランジスタのソースに接続 される。

(TEM)

この発明においては、1チップ上のメモリセル アレイを所定行ごとに複数のセククに分割し、3 セクタにセクタ選択用トランジスタを設けてセク タ単位で消虫ができるようにするとともに、自込 阻止地圧を選択メモリセルの属するセクタの非選 択ノモリセルにのみ印加できるようにし、それに よって各メモリセルの引込和比例数を減少させる ようにしている。

【实施例】

第1回は、この配明の一貫短例におけるメモリセルアレイの一部の構成を示す回である。 具体的

【課題を解決するための手段】

この発明に終る不施免性半導体記憶装置は、行 方向および列方向に沿ってマトリクス状に配置さ れた複数のメモリセルトランジスタを有し、かつ 所定行ごとに複数のセクタに分割されたメモリセ ルアレイを何えている。各メモリセルトランジス クは、ドレインと、ソースと、コントロールゲー トと、フローティングゲートとを行している。さ らに、この発明に係る不揮発性半導体記憶装置は、 メモリセルアレイの各行ごとに設けられ対応する 行のメモリトランジスクのコントロールゲートに 接続された複数のワード線と、メモリセルアレイ の各列ごとに設けられた複数の主ビット線と、メ モリセルアレイの各セクタの各列ごとに設けられ、 対応するセククおよび列のメモリセルトランジス クのドレインが接続された複数の副ピット線と、 副ピット段ごとに所定個ずつ設けられ、そのドレ インが対応する列の主ビット段に接続されそのソ ースが対応する副ピット線に接続された複数のセ ・クタ選択用トランジスタと、メモリセルアレイの

- 12 -

には、第1回は、8つのメモリセルの回路型とそ の者込程圧条件を示している。図において、メモ リセル1、2、3、4、28、29、30および 31は、行方向および列方向に沿ってマトリクス 状に配置されている。各メモリセルは、第7国に ポすようなフローティングゲート型のトランジス クによって構成されている。このメモリセルアレ イには、各行ごとにワード株で、S、32および 33が設けられている。省ワード線は、対応する 行の各メモリセルのコントロールゲートに接続さ れている。また、メモリセルアレイの各列には主 ピット線23および24が設けられている。ここ で、第1回のメモリセルデレイは、所定の行ごと に扱数のセクタに分けられている。切1回では、 フード線でおよび8を含む第1のセクタと、ワー ド腺32および33を含む第2のセクタの2つの セククを示している。名セクタには、各列ごとに セクク選択用トランジスク19、20、34およ びるちが設けられている。また、各七ククの各列 には間ピット以21、22、36および37が設

- 13 -

けられている。各セクタ選択用トランジスクは、 それぞれ、そのドレインが対応する列の主ビット 線に接続され、そのソースが対応する列の副ピット 線に接続される。たとえば、セクク選択用トランジスタ19は、そのドレインが対応する列の ピット線23に接続される。また、のソースが対応する 列の副ピット線21に接続される。また、各セセク クには、セクタに属するセクタ選択用トランクタには、セクタに属するセクタは訳明トランクタリンクのゲートに接続されている。すなわち、セクタ 選択線25はセクタ選択用トランジスタ 選択線25はセクタ選択用トランジスタ はセクタ選択用トランジスタよび3000 はセクタ選択用トランジスタよび4000 はセクタ選択用トランジスタよび4000 はセクタ選択用トランジスタよび5000 はセクタ選択用トランジスタよび5000 はセクタ選択用トランジスタよび5000 はセクタ選択用トランジスタよび5000 はセクタ選択用トランジスタよび3500 はセクタ選択用トランジスタよび3500 にはセクタ選択用トランジスタスよび3500 に接続されている。なお、全メモリースは、ソースは、ソース線9に共通接続されている。

次に、第1図に示す実施例の動作を説明する。 ここでは、メモリセル1.2.3および4を含む セクタを選択セクタ、メモリセル28.29.3 0および31を含むセクタを非選択セクタとして 説明する。

- 15 -

次に、プログラム動作について説明する。プロ グラムは、従来例と同様にページ単位(ワード線 川位)で行なわれる。そこで、ここではメモリセ ル2に ゚0゚を皆込み、他のメモリセル1.3お よび4は状態が変化しない場合について説明する。 セクタ選択線25に高電圧Vppが印加され、選 択ワードロ7にOVが印加され、非選択ワード腺 8に書込和止電圧V(+ + が印加され、主ビット Q23に担込阻止指圧V...が印加され、主ビ ットは24に高電圧Vppが印加され、ソースは りがフローティング状態に保たれる。このとき、 非選択セクタのセクク選択線38および非選択セ クタの全ワード収32および33は0Vである。 この状態で、セクク選択トランジスク19および 20はオン状態であるため、副ピット線21は主 ピットは23と同じ位正V: ww になり、刷ビッ 上段22は主ビット段24と同じ電圧Vppにな 5. そこで、メモリセル2のコントロールゲート 10とドレイン12との間に高端圧Vppが印加 されるため、従来例と同様に、メモリセル2のし

まず、消去動作について説明する。消去は、セー クタ単位で行なうことができる。 そこで、選択セ クタのセクタ送択線25に高電圧Vppあるいは 5 Vが印加され、選択セクタ内の全ワード線7 お よび8に高電圧Vppが印加され、主ビット線2 3および24にOVが印加され、ソース線9がフ ローティングゲート状態あるいはOVに保たれる。 このとき、非選択セクタのセクタ選択線3Bおよ び非選択セクタの全ワード級32および33には O V が印加される。この状態で、セクタ選択用ト ランジスタ19および20はオン状態であるため、 副ピット線21および22は主ピット線23およ び24と同宿位のOVになる。そこで、メモリセ ル1、2、3および4のドレイン12とコントロ ールゲート10の間に高電圧Vppが印加される ため、従來例と同様に、メモリセル1、2、3お よび4のしきい値電圧は消去動作前に比べて高く なる。また、非選択セクタはセクタ選択線38が OVであり、ワード線32および33もOVであ るため、メモリセルの状態に変化はない。

- 16 -

きい値地圧は低くなる。他のメモリセル1.3および4も従来例と同じ地圧条件になるため、しきい値地圧の契動はない。また、非選択セクタのセクタ選択線38は0V、フード線32および33も0Vであるため、メモリセルの状態に変化ばない。

次に、総出動作について説明する。ここでは、メモリセル2の情報を統出す場合について説明する。セクク選択線25に電源電圧程度の電圧が印加され、選択ワード線7に電源電圧程度の電圧が印加され、非選択ワード線8に0 V が印加され、型ビット線23に0 V が印加され、別ピット線24に1~2 V 程度の読出電圧が印加され、ソース線9に0 V が印加される。この状態で、セクク選択トランジスクはオン状態であるため、副ビット線22にはエピット線24と同じ読出電圧が印加される。このため、従来例と同様にメモリセル2の情報が読出される。また、非選択のセクタでは、セクク選択線38が0 V であるため、非選択セククの副ビット線36および37は主ビット線23

および24につながらない。

以上説明したように第1回の実施例によれば、 選択されたセクタだけに消去。プログラムが行な われるため、セクタ甲位の消去が可能になり、また、非選択セクタの副ピット線とワード線には 圧が一切印加されないため、非選択セクタはには モリセルの 古込阻止回数は1セクタに含まれるク ード線の 本数分だけになる。たとえば、1セクタ のワード線の本数が8本であれば、非選択いため、 セルは最大8回の 各本であれば、非選択いため、 世ルは最大8回の 各本であれば、非選択にから、 を必要としていた。 を必要としていたができればよいたが、 とのでは、1 との というとの でしたが、 を必要としている。 とのでは、1 といったが、 とのでは、1 といったが、 をはないたが、 とのでは、1 といったが、 とのでは、1 といったが、 とのでは、1 といったが、 にないる。また、 にはいている。 とのでは、1 といったが、 にないる。 とのには、1 といったが、 とのでは、1 といったが、 にないる。 とのには、1 といったが、 とのでは、1 といったが、 にないる。 とのには、1 といったが、 とのに、 1 といったが、 とのでは、 1 といったが、 といったが、 といったが、 2 といったが、 にいったが、 3 といったが、 にいったが、 3 といったが、 3 といったが、 にいったが、 5 に

こころで、第1回の実施例において、主ビット ・ 23 および 24 はアルミニウム等の企属線ある ・ は多結晶シリコンによって構成されるが、副ビット級 21、22、36 および 37 は、不純物拡 散層で構成されるのが集積度を向上させる点で好

- 19 -

頃の一端および他端に冗置される。たとえば、セ クタ選択用トランジスタ19は削ピット線21の 一端に配置され、セクタ選択用トランジスタ19 ′は削ビット線21の他常に配置される。また、 セクタ選択用トランジスタ21は刷ビット線22 の一緒に配置され、セクタ遊択用トランジスク2 0、は例ビット線22の他端に配置される。そし て、新たに追加されたセクク選択用トランジスク 19′および20′に対してセクタ選択以25′ が設けられ、このセクク選択線251 は対応する セクタ選択川トランジスタ19~および20~の 各ゲートに接続される。なお、同一セクタ内にお けるセクタ選択以25および25′は、凶示しな いが1本にまとめられ、同一のセクタ選択信号が 与えられる。その他の構成は、第1回に示す契縮 個と同様であり、相当する部分には同一の参照器 母を付しておく。

- 第2回に示すような構成にすれば、選択メモリセルがどの位置にあっても対応する主ビット線と 当該選択メモリセルとの間に生じる制ビット線に ましい。しかしながら、副ピット線を不純物拡散 層で構成した場合、その抵抗値が金属線等に比べ て大きいため、メモリセルの統出速度が、その配 置される位置によって変が生じるという問題点が ある。すなわち、メモリセルの続出速度は、セク ク選択用トランジスタから離れて配置されるもの ほど遅くなる。

第2回は、第1回の実施例において生じる上記のような問題点を解消するために考案されたこの発明の第2の実施例の構成を示す図である。なお、この第2回は、メモリセルアレイにおける1つのセクタの構成を示している。図において、セクタ内の各列には、セクタ選択用トランジスタが2回が設けられている。すなわち、メモリセル1および3対応する列には2つのセクタ選択用トランジスタ19および19'が設けられ、メモリセル2および4に対応する列にはセクタ選択用トランジスタ20および20'が設けられている。セクタ内の各列において、これら2回のセクタ選択用トランジスタは、好ましくは、対応する副ピット

- 20 -

よる抵抗値がほぼ同一になるため、統出速度のばらつきが緩和される。なお、この第2図に示す契 施例は、同述した第1図の実施例が残する効果と 同様の効果ももちろん終する。

なお、第2回の実施例では、同一セクク内の1 列に対して2個のセクク選択用トランジスタを設けるようにしたが、3個以上のセクタ選択用トランジスクを設けるようにしてもよい。また、第2回の実施例では、同一セクタ内の同一列について、2個のセクタ選択用トランジスクを対応する副ピット戦の一端および他端に促就するようにした。これによって続出速度のばらつき低減効果を扱も関待することができるが、もちろんその他の位置に配置してもよく、この場合であっても続出速度のばらつき低減効果を得ることができる。このことは、同一セクタ内の同一列に3個以上のセクタ選択用トランジスタを設ける場合についても同様である。

前3回は、前1回および前2回に示す実施例のメモリセルアレイを採動するための周辺回路の構

- 21 -

成を示すブロック図である。なお、これらの構成 は、1チップに搭載されている。図において、外 部から入力されたアドレスデータは、アドレスパ ァファ40を介してロウデコーダ41およびコラ ムデコーダ42に与えられる。これによって、メ モリセルアレイ43におけるワード検、主ビット 終およびセクタの選択が行なわれる。なお、第1 図または第2図に示す実施例は、このメモリセル アレイ43内の一部の構成を示したものである。 一方、外部から入力されたデークは、1/0パッ ファ44を介して省込ドライバ4.5 に与えられる。 登込ドライバ45は、コラムデコーダ42によっ て選択された主ビット線に当該データを与える。 これによって、選択されたメモリセルにデータが 客込まれる。このとき、高電圧スイッチ41およ び46は、高電圧発生回路47によって発生され る高朮圧Vppを、アドレスバッファ40からの アドレスによって指定される特定のワード線およ び主ビット線に印加する。読出時においては、ロ ウデコーグ41およびコラムデコーダ42によっ

- 23. -

レイ内の1セクタの構成を示している。図において、この実施例では第1図または第2図に示されるようなソース練りは設けられていない。その代わりに、各メモリセル1、2、3および4は、それぞれそのソースが、隣接する列の副ピット線には、第4図では、メモリセル1および3の各ソースは、同一セクタの様でもりでル1および3の各ソースは、同一セクタの様でする列の副ピット線22に接続されている。らちろん、この制ピット線22に接続されている。かメモリセル2および4の各ドレインが接続されて同じる。その他の構成は、第2区に示す実施例と同様であり、相当する個分には同一の雰囲音号を付しておく。

上記のような構成を有する第4図の実施例においては、同一セクタ内の或る列のメモリセルが選択されたときは、その列に属する例ピット線のみが創ビット線として作用し、その他の創ピット線はソース線として作用する。そのために、例ピット線を刷ピット線として機能させるか、あるいはソース線として機能させるかを切換えるための切

て選択されたメモリセルに記憶されたデータがセンスアンブ45によって増幅された後、1/0パッファ44を介して外部へ出力される。なお、制御回路48は、パッファ49を介して外部から与えられるコントロール信号に基づいて、程々のタイミング信号を発生し、それによってアドレスパッファ40、ロウデコーダ/高電圧スイッチ41、1/0パッファ44、センスアンブ/書込ドライパ45および高電圧発生回路47の動作を制御する。

ところで、第1図または第2図に示す実施例においては、各メモリセルトランジスタのソースを 1本のソース線9に接続するための配線を施さな ければならない。そのため、配線工程が複雑にな るとともに、その配線によって回路面積の増大を 招くという問節点がある。

第4図は、第1図または第2図に示す実施例において生じる上記のような問題点を解消するために考案されたこの発明の第3の実施例の構成を示す図である。なお、この第4図は、メモリセルア

- 24 -

換回路が必要になる。

第5回は、第4回に示す実施例のメモリセルア レイを駆動するための周辺回路の構成を示すプロ ック図である。この第5図の構成も、第3図に示 す袋躍と同様に1チップ内に搭載されている。こ の第5回に示す装置は、選択されたセクタ内にお ける各剤ピット線を剤ピット線として機能させる かソース級として機能させるかを切換えるための ソース線/ビット線切換回路50が設けられてい る。その他の構成は、第3回に示す装置と同様で ある。ソース段/ピット段切換回路50は、コラ ムデコーグ42によって選択された主ビット線を フローティング状態にし、かつその他の非選択主 ビット線を接地することにより、上記の切換えを 行なう。具体的には、各主ビット線と接地との間 に介値され、かつコラムデコーダ42の出力に広 答してオン、オフするトランジスタによって構成 されている.

新4 図および新5 図に示す実施例によれば、各 メモリセルトランジスタのソースに対しては配線 を行なう必要がなくなるので、危機工程が研究化されるとともに、回路面積の縮小化を図ることができる。なお、第4回に示す実施例は、第2図に示す実施例と同様の効果も表する。

なお、第4回に示す実施例においては、同一セクタ内の各列に2個のセクク選択用トランジスタを設けるようにしているが、1個または3個以上であってもよく、さらにその配置も各列ビット線の両線でなくてもよい。

[発明の効果]

以上のように、この発明によれば、選択された セクタだけに消去、プログラムが行なわれるため、 セクタ単位の消去が可能になり、また、非選択取 ククの副ピット線とワード線には一切電圧が印加 されないため、非選択メモリセルの名込理上の は1セクタ内に含まれるワード線の本数量だけに なる。したがって、割込阻止にの電圧運動に対 するマージンが従来の不極発性単導体記憶に 比べて2桁程度にかることになる。また、語様す る副ピット線間にメモリセルのドレインとソース

- 27 -

第7 図は、従来装置およびこの発明の実施例の 装置において用いられるメモリセルの断面構造を 示した図である。

図において、1、2、3、4、28、29、3
のおよび31はフローティングゲート限トランジスクにより構成されたメモリセル、7、8、32
および33はワードは、23および24は里ピット線、21、22、35および37は耐ビット線、19、20、34、35、19、および20~はセクク選択用トランジスク、25、25、および38はセクク選択線、10はコントロールゲート、11はフローティングゲート、12はドレイン、13はソース、14は事務は基礎、15はトンホル酸化酸を示す。

代 理 人 大 岩 始 區

を接続する構成にしているので、各メモリセルトランジスタのソースに対して配線を施す必要がなくなり、配線工程の簡素化および回路面積の輸小化を図ることができる。

4. 図面の制料な説明

第1 図は、この発明の第1 の実施例におけるメ モリセルアレイの一部の構成およびその普込電圧 条件を示した図である。

第2回は、この発明の第2の実施例におけるメ モリセルアレイの一部の構成を示した図である。

第3図は、第1図または第2図に示される実施 例を駆動するための規辺回路の構成を示したプロック図である。


第4図は、この発明の第3の実施例におけるメモリセルアレイの一部の構成を示した図である。

第5回は、第4回に示す実施例を駆動するための周辺回路の構成を示したブロック団である。


第5回は、従来の不確難性半導体紀便装置におけるメモリセルアレイの一部の構成およびその暫 込電圧条件を示した図である。


- 28 -


第1②




书2 ②











券6 🛭



為7辺



第1頁の続き

@Int. Cl. 5

識別記号

庁内整理番号

H 01 L 27/115 29/792

⑩発 明 者 宮 脇 好 和 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・・ エス・アイ研究所内

手続油正安(自発)

平成 2年 (新 4日

特許許具官段

1. 事件の表示。

<u>۴.</u> ب<u>سري</u>و:

1-150884 月

2. 范明の名称

不推発位举得休記他裝置

3.補正をする者

事件との関係 特許出願人

住 所

- 東京都千代田区九の内二丁目2番3号

名 株

(601) 三菱花機株式会社

代表花 恋 蛙 守 故

4. 代 理 人

焦層

実際都手代田区丸の内工丁目2番3号

三菱電視体式会社内

氏 名 (7375) 弁理士 士 碧 增 雄

(1145 E03(213)3421352702)



方式



5. 福正の対象

明細也の発明の詳細な急明の間

6. 旭正の内容

- (1) 明期世第19頁第6行~第7行の「非選択セクタ内のメモリセル」を「非選択メモリセル」に訂正する。
- (2) 関細要第20百第15行の「3対応する列」を「3に対応する列」に訂正する。
- (3) 明和書頭26頁页11行~頭18行の 「ソース線/ピット線切換回数50は、…されて いる。」を下記の文章に訂正する。

:5

ソースはグビットは切換網路50は、消去動作時にはすべての里ピットはそ状地し、プログラム動作時にはすべての里ピットはを状地から切り難し、コラムデコーダ42によって選択された里ピットはのみを習込ドライバ45には続し、続出動作時にはコラムデコーダ42によって選択された里ピット校のみをセンスアンブ45に接続し、他の非選択ビットはを検心する。

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	BLACK BORDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
Á	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox